PCB LAYOUT 建議書(shū)
TESTABILITY
SMT 實(shí)裝電路板可測(cè)性的設(shè)計(jì)參考、
對(duì)電路板可測(cè)要求 SMT 的基板測(cè)試要求比傳統(tǒng)元件的要求更加嚴(yán)格 其原因如下
1.、被動(dòng)零件的體積大小 且無(wú)引線(xiàn)
2.、SMT 的半導(dǎo)體用大量的 50 mil 甚至更小 的 IC 引腳代替 100 mil
3、單位面積內(nèi)的零件密度增加 使零件放置的更緊密 且大量地采用兩面粘著零件
4、缺乏可提供測(cè)試的途徑 不如傳統(tǒng)的生產(chǎn)方式能自動(dòng)地在焊接面 SOLDER SIDE 提供測(cè)試的途徑。
因此在基板設(shè)計(jì) 電路設(shè)計(jì)未完成以前 就應(yīng)該考慮到可測(cè)試性 TESTABILITY 也要慮到可生產(chǎn)性PRODUCTABILITY 可測(cè)試必須在產(chǎn)品發(fā)展早期階段就考慮到。
如依照可測(cè)試性的設(shè)計(jì)要求 電路板將保證其測(cè)試性 但偏移了設(shè)計(jì)參考指引或沒(méi)考慮到測(cè)試性，雖不會(huì)妨礙生產(chǎn)，但一定會(huì)造成：
1. 增加故障修理的時(shí)間
2. 提供不可靠的測(cè)試性
3. 低度的測(cè)試率 或較差的測(cè)試應(yīng)用
4. 使用令人不滿(mǎn)意的替代測(cè)試方法
最后的結(jié)果是增加生產(chǎn)費(fèi)用及較低的效益，但增加的成本不能轉(zhuǎn)嫁到消費(fèi)者身上，公司的競(jìng)爭(zhēng)力將會(huì)衰退。
此設(shè)計(jì)參考目的是提供訊息給基板設(shè)計(jì)者 同時(shí)也可沿用到表面粘著技術(shù)上的針床制作 希望提供對(duì)測(cè)試性的保證及 FUNCTIONAL 或 IN-CIRCUIT 測(cè)試方法之最小限度的規(guī)則 對(duì)可測(cè)試性的考慮 可分為兩個(gè)方向討論。
1. 探測(cè)性的考慮 PROBING
2. 電氣設(shè)計(jì)的考慮 ELECTRICAL
具體請(qǐng)參考附件！
